PCIe Express®'in fiziksel katmanı hızla Gen 4.0'dan Gen 5.0'a ve son olarak da silikon geliştirmek için gerekli olan her şeyi açıklayan 6.0 spesifikasyonuyla Gen 6.0'a evrildi. 16'dan 32'ye, Gen 6.0 için ise 64 GT/s'ye (saniyede Giga aktarımları) çıktık. Ve ilk kez, iki bitlik bilgiyi tek bir birim aralığa kodlamamıza olanak tanıyan PAM4 çok düzeyli sinyalleşmeye geçtik. Sonuç Gen 5.0 için sahip olduğumuz veri hızının iki katına çıkması şeklindedir.
Bu yılki Tektronix İnovasyon Forumunda iki sektör uzmanıyla bir panel tartışmasına katılma fırsatı buldum: Synopsys'ten Madhumita Sanyal ve Anritsu'dan Hiroshi Goto. En son PCIe sürümündeki zorlukları ve 7.0'ı neler bekleyebileceğini tartıştık. PCIe Express 6.0'ın geliştirilmesi ve tasarımı, form faktörü standartları, test özellikleri vb. de dahil olmak üzere hâlâ gelişiyor ve olgunlaşıyor. Ancak PCI-SIG® zaten duyuruldu ve Gen 7.0 üzerinde çalışmalar başladı; 2025 yılına kadar temel spesifikasyonu bekliyoruz. Saniyede 128 giga transfer ve aynı Gen 6.0'da gördüğümüz gibi PAM4 sinyallemesi bekliyoruz.
| Data Rate | PCIe 4.0 | PCIe 5.0 | PCIe 6.0 |
| 16 GT/s | 32 GT/s | 64 GT/s (PAM4) | |
| Add-in Card Loss | 8dB @ 8Ghz | 9.5dB @ 16GHz | 8.5dB @ 16GHz |
| Full Channel Loss | - (27 to 30) dB @ 8GHz | - (34 to 37) dB @ 16GHz | - (30 to 33) dB @ 16GHz |
| Reference CTLE | 2 Poles; 1 Zero | 4 Poles; 2 Zero | 6 Poles; 3 Zero |
| Reference DFE | 2-Taps | 3-Taps | 16-Taps |
| Eye Width (Rx Test) | 18.75 ps | 9.375 ps | 3.125 ps (top eye) |
| Eye Height (Rx Test) | 15 mV | 15 mV | 6 mV (top eye) |
Madhumita'nın belirttiği gibi:
“64 GT/s'den 128 GT/s'ye geçiş gerçekten ilginç bir dönem. Yani, temel olarak 16 şerit çarpı 128, saniyede 2 terabayt, tek yönlü bant genişliğine sahip 1,6 terabaytlık bir ethernet ihtiyacıdır. Ethernet dünyasından gelen gereksinim budur. PAM4 korunur ve Nyquist artık 32 gigabayttır, ancak önceki tüm nesillerle geriye dönük olarak uyumlu olması gerekir.
"Sanırım hala Flit'leri kullanacak. Hangi FEC'in daha güçlü olabileceğini kim bilebilir? FEC, Ethernet LAN Reed Solomon gibi gereklidir veya belki hafif FEC hala işe yarayacak ve bit hızı spesifikasyonunu artıracaktır. Ancak elbette protokolün kendisi açısından oldukça evrimsel olması muhtemeldir. PCI-SIG'in kanalları nasıl tanımladığına bağlı olarak elektriklerin çok ama çok sağlam olacağına inanıyorum. Muhtemelen yeni kartlara, konektörlere ve kablolara ihtiyacımız olacak. SERDES verici ve alıcı mimarisi için kesinlikle bazı yeni zorluklar önümüzde duruyor.”
Hiroshi Goto şunları ekledi:
“Paket arttı peki kanal kaybı ne kadar? Ve Gen 5.0'dan Gen 6.0'a, 32 GT/s'den 64 GT/s'ye kadar, P ile N arasındaki pozitif veya negatif sapma artık çok ama çok kritik. Kablonun bir milimetrelik farkı beş pikosaniyelik uyumsuzluğa neden oluyor. Dolayısıyla P ve N çarpık eşleşmesi de çok kritiktir.
"Kart elektromekanik (CEM) konektörüyle geriye dönük uyumluluğun nasıl korunacağı konusunda çok sayıda çalışma yapıldı. Bence dikkat edilmesi ve görülmesi gereken bir konu. Bu geriye dönük uyumluluğu hâlâ başarabilir miyiz? Ana bilgisayardan uç noktaya gitmek için alternatif bağlantı türlerine bakmamız gerekecek mi?”
Panel tartışmasının ardından Tektronix, 13-14 Haziran 2023'te Santa Clara'da düzenlenen PCI-SIG Geliştiriciler Konferansına katıldı ve burada PCI-SIG, PCI Express (PCIe) 7.0 spesifikasyonunun sürüm 0.3'e ulaştığını duyurdu.
Bu etkinlikte Synopsys, Tektronix ile birlikte bir gösteri yaparak yakında çıkacak olan 128 GT/s'lik PCIe 7.0 veri hızına "önceden göz atma" adını verdi. Bir gösteride, bir Synopsys değerlendirme panosunun Tektronix DPO70000SX osiloskopuna PRBS modeli gönderdiği gösterildi. Üç 128 GT/s PAM4 gözünün tümü açıktı ve aralarında iyi bir doğrusallık, düşük titreşim ve iyi Oran Düzeyi Uyuşmazlığı (RLM) vardı.
Başarılı Bir 128GT/s PAM4 Göz
Anritsu tarafından yapılan ikinci bir gösteride MP1900A BERT'in, Tektronix DPO70000SX gerçek zamanlı osiloskop ve Synopsys PCIe 6.0 PHY ve Denetleyici IP ile FEC öncesi ve FEC sonrası BER'i gösteren uçtan uca bir sistemde çalıştığı vurgulandı. Bu gösterimde, Tektronix osiloskop tarafından kalibre edilmiş 33db gerilimli bir göz modeli, ana bilgisayar görevi gören Anritsu BERT tarafından PHY uç denetleyicili uçtan uca Synopsys çözümüne gönderilir. Alıcı, stresli modeli eşitler ve sinyali kontrol cihazı aracılığıyla PHY vericisine geri gönderir ve daha sonra sinyali Anritsu BERT'e geri gönderir. Gen 6 aşama 1-3 dahil tüm nesiller için Link eğitimi tamamlandı ve testler geçildi.
PCIe 6 Alıcı Bağlantı Eğitimi Uyumluluk Test Sistemi
Gen 6.0'a kadar PCIe için Tektronix çözümleri hakkında çevrimiçi daha fazla bilgi edinebilirsiniz.
PCI Express, PCIE ve PCI-SIG, PCI-SIG'nin tescilli ticari markaları ve/veya hizmet markalarıdır. Diğer tüm üçüncü taraf ticari markalar ilgili sahiplerinin mülkiyetindedir.